今年会

崗位職責

從事數字集成電路前端設計和驗證

任職條件

1、電子工程相關專業；

2、熟悉Verilog語言或VHDL語言；

3、熟悉ASIC設計流程，掌握芯片前端設計的EDA工具軟件操作（ncverilog、DC、PT、DFT等），擁有較強的數字電路設計基礎；

4、3年以上數字集成電路研究經驗。

報名方式

1、簡曆投遞内容應包括附照片的個人簡曆

2、聯系電話：010-67968115-6117或6102            

3、通信地址：北京市豐台區東高地四營門北路2号人力資源部　　

4、郵編：100076       

5、電子郵箱：minxin_hr@163.com